148 Item Inspeksi untuk Desain PCB - Daftar Periksa PCB

8. Konfirmasi apakah semua paket perangkat konsisten dengan perpustakaan terpadu perusahaan dan apakah perpustakaan paket telah diperbarui (periksa hasil berjalan dengan viewlog).Jika mereka tidak konsisten, pastikan untuk memperbarui simbol
9. Konfirmasi bahwa papan utama dan sub-papan, serta papan tunggal dan papan belakang, memiliki sinyal, posisi, arah konektor yang benar dan tanda yang disaring dengan sutra yang sesuai,dan bahwa sub-board memiliki langkah-langkah anti misinsertion. Komponen pada sub-board dan papan utama tidak harus mengganggu
10. Apakah komponen 100% ditempatkan
11. Buka tempat-terikat dari lapisan TOP dan Bottom dari perangkat untuk memeriksa apakah DRC yang disebabkan oleh tumpang tindih diizinkan
12. Tandai apakah poin cukup dan diperlukan

Untuk komponen yang lebih berat, mereka harus ditempatkan di dekat titik pendukung PCB atau tepi pendukung untuk mengurangi penyimpangan PCB

Setelah komponen yang terkait dengan struktur yang diletakkan, yang terbaik untuk mengunci mereka untuk mencegah gerakan tidak sengaja posisi

Dalam radius 5 mm di sekitar soket crimping, tidak harus ada komponen di bagian depan yang melebihi ketinggian soket crimping, dan tidak ada komponen atau sendi solder di bagian belakang

16. Konfirmasi apakah tata letak komponen memenuhi persyaratan proses (dengan perhatian khusus pada BGA, PLCC, dan soket permukaan)

Untuk komponen dengan casing logam, perhatian khusus harus diberikan agar tidak bertabrakan dengan komponen lain dan ruang yang cukup harus ditinggalkan.

18. Perangkat yang berhubungan dengan antarmuka harus ditempatkan sedekat mungkin ke antarmuka dan driver bus backplane harus ditempatkan sedekat mungkin ke konektor backplane
19. Apakah perangkat CHIP dengan permukaan pengelasan gelombang telah dikonversi menjadi kemasan pengelasan gelombang?
20. Apakah jumlah sendi pemadatan manual melebihi 50

Ketika memasang komponen yang lebih tinggi secara aksial pada PCB, pemasangan horizontal harus dipertimbangkan.seperti pad tetap dari osilator kristal

22. Untuk komponen yang membutuhkan heat sink, pastikan ada jarak yang cukup dari komponen lain dan perhatikan ketinggian komponen utama dalam jangkauan heat sink

23. Ketika meletakkan sirkuit digital dan perangkat sirkuit analog pada digital-analog mixed board, apakah mereka dipisahkan?
24. Konverter A/D ditempatkan di antara partisi analog-digital.
25. Apakah tata letak perangkat jam wajar
26. Apakah tata letak perangkat sinyal berkecepatan tinggi wajar
27. Apakah perangkat terminal telah ditempatkan secara wajar (resistensi seri yang cocok dengan sumber akhir harus ditempatkan di ujung penggerak sinyal;Rintangan string pencocokan menengah ditempatkan di posisi tengahResistensi serial yang cocok dengan terminal harus ditempatkan di ujung penerima sinyal.
28. Apakah jumlah dan posisi kapasitor pemutus kopling dalam perangkat IC wajar
29. Ketika garis sinyal mengambil bidang dari tingkat yang berbeda sebagai bidang referensi dan melintasi area pembagian bidang,periksa apakah kondensator koneksi antara bidang referensi dekat dengan area jejak sinyal.
30. Apakah tata letak sirkuit perlindungan wajar dan kondusif untuk pembagian
31. Apakah sekering dari sumber daya single-board ditempatkan di dekat konektor dan tidak ada komponen sirkuit di depannya
32. Konfirmasi bahwa sirkuit untuk sinyal kuat dan sinyal lemah (dengan perbedaan daya 30dB) diletakkan secara terpisah
33. Apakah perangkat yang dapat mempengaruhi uji EMC ditempatkan sesuai dengan pedoman desain atau dengan merujuk pada pengalaman yang berhasil.Sirkuit reset panel harus sedikit dekat dengan tombol reset

34. Komponen sensitif panas (termasuk kondensator dielektrik cair dan osilator kristal) harus disimpan sejauh mungkin dari komponen bertenaga tinggi, sumur panas dan sumber panas lainnya
35. Apakah tata letak memenuhi persyaratan desain termal dan saluran disipasi panas (diimplementasikan sesuai dengan dokumen desain proses)

36. Apakah catu daya IC terlalu jauh dari IC
37. Apakah tata letak LDO dan sirkuit sekitarnya wajar
38. Apakah tata letak sirkuit sekitar seperti modul catu daya wajar
39. Apakah tata letak pasokan listrik secara keseluruhan wajar

40. Apakah semua kendala simulasi telah ditambahkan dengan benar ke Constraint Manager
41. Apakah aturan fisik dan listrik ditetapkan dengan benar (perhatikan batasan Pengaturan jaringan listrik dan jaringan darat)
42. Apakah pengaturan jarak antara Test Via dan Test Pin cukup
43. Apakah ketebalan dan skema lapisan lapis memenuhi persyaratan desain dan pengolahan
44. Apakah impedansi dari semua garis diferensial dengan persyaratan impedansi karakteristik telah dihitung dan dikendalikan oleh aturan

45. Apakah jejak sirkuit digital dan sirkuit analog telah dipisahkan?
46. Jika A/D, D/A dan sirkuit serupa membagi tanah, apakah garis sinyal antara sirkuit berjalan dari titik jembatan antara kedua tempat (kecuali garis diferensial)?
47. Jalur sinyal yang harus melintasi celah antara sumber daya harus merujuk ke bidang tanah yang lengkap.
48. Jika zonasi desain stratum tanpa pembagian diadopsi, perlu untuk memastikan bahwa sinyal digital dan sinyal analog diarahkan secara terpisah.

49. Apakah impedansi dari setiap lapisan jalur sinyal kecepatan tinggi konsisten
50. Apakah garis sinyal diferensial kecepatan tinggi dan garis sinyal serupa dengan panjang yang sama, simetris dan sejajar satu sama lain?
51. Pastikan garis jam bergerak sejauh mungkin ke dalam
52. Konfirmasi apakah garis jam, garis kecepatan tinggi, garis reset dan radiasi kuat lainnya atau garis sensitif telah diatur sebanyak mungkin sesuai dengan prinsip 3W
53. Apakah tidak ada titik tes garpu pada jam, gangguan, sinyal reset, 100M / gigabit Ethernet, dan sinyal kecepatan tinggi?
54. Apakah sinyal tingkat rendah seperti sinyal LVDS dan TTL/CMOS memuaskan sebanyak mungkin dengan 10H (H adalah ketinggian garis sinyal dari bidang referensi)?
55. Apakah jalur jam dan jalur sinyal kecepatan tinggi menghindari melewati lubang dan area lubang yang padat atau rute antara pin perangkat?
56. Apakah garis jam memenuhi persyaratan (kesulitan SI)? (Apakah jejak sinyal jam mencapai jalur yang lebih sedikit, jejak yang lebih pendek, dan bidang referensi berkelanjutan?Pesawat referensi utama harus GND sebanyak mungkin?) Jika lapisan bidang referensi utama GND diubah selama lapisan, apakah ada GND via dalam 200mil dari via?Apakah ada kondensator dekopulasi dalam 200mil dari via?
57. Apakah pasangan diferensial, jalur sinyal berkecepatan tinggi, dan berbagai jenis bus telah memenuhi persyaratan (kesulitan SI)

58. Untuk osilator kristal, apakah lapisan tanah diletakkan di bawahnya? Apakah jalur sinyal dihindari melintasi antara pin perangkat?Apakah mungkin untuk menghindari jalur sinyal yang melewati pin perangkat?
59. Tidak harus ada sudut tajam atau sudut lurus pada jalur sinyal single-board (umumnya harus membuat putaran terus menerus pada sudut 135 derajat.lebih baik menggunakan lembaran tembaga berbentuk busur atau berbentuk kalkulator).
60. Untuk papan dua sisi, periksa apakah jalur sinyal kecepatan tinggi diarahkan erat di samping kabel tanah kembali mereka.Periksa apakah jalur sinyal kecepatan tinggi diarahkan sedekat mungkin dengan bidang tanah

Untuk dua lapisan berdekatan jejak sinyal, mencoba untuk melacak mereka secara vertikal sebanyak mungkin

62. Hindari jalur sinyal yang melewati modul daya, induktor mode umum, trafo, dan filter
63. Cobalah untuk menghindari rute paralel jarak jauh dari sinyal kecepatan tinggi pada lapisan yang sama
64. Apakah ada saluran pelindung di tepi papan di mana tanah digital, tanah analog dan tanah yang dilindungi dibagi?Apakah jarak melalui lubang kurang dari 1/20 dari panjang gelombang sinyal frekuensi tertinggi?
65. Apakah jejak sinyal yang sesuai dengan perangkat penekanan lonjakan pendek dan tebal pada lapisan permukaan?
66. Konfirmasi bahwa tidak ada pulau terisolasi di catu daya dan lapisan, tidak ada alur yang terlalu besar, tidak ada retakan permukaan tanah yang panjang yang disebabkan oleh pelat isolasi lubang yang terlalu besar atau padat,dan tidak ada jalur ramping atau saluran sempit
67. Apakah saluran tanah (setidaknya dua bidang tanah diperlukan) ditempatkan di area di mana jalur sinyal melintasi lebih dari satu lantai?

68. Jika bidang daya/tanah terbagi, cobalah untuk menghindari penyeberangan sinyal kecepatan tinggi pada bidang acuan yang terbagi.
69. Mengkonfirmasi bahwa catu daya dan tanah dapat membawa arus yang cukup. Apakah jumlah vias memenuhi persyaratan beban (Metode estimasi: Ketika ketebalan tembaga luar adalah 1 oz,lebar jalur adalah 1A/mm; ketika lapisan dalam adalah 0,5A/mm, arus garis pendek dua kali lipat.)
70. Untuk catu daya dengan persyaratan khusus, apakah persyaratan penurunan tegangan terpenuhi?
71. Untuk mengurangi efek radiasi tepi pesawat, prinsip 20 jam harus dipenuhi sebanyak mungkin antara lapisan sumber daya dan lapisan.semakin banyak lapisan daya yang terjerat, semakin baik.
72. Jika ada pembagian tanah, bukankah tanah yang terbagi membentuk lingkaran?
73. Apakah bidang pasokan listrik yang berbeda dari lapisan yang berdekatan menghindari penempatan tumpang tindih?
74. Apakah isolasi tanah pelindung, tanah -48V dan GND lebih besar dari 2 mm?
75. Apakah area -48V hanya arus balik sinyal -48V dan tidak terhubung ke area lain?
76. Apakah tanah pelindung 10 sampai 20 mm ditempatkan di dekat panel dengan konektor, dan apakah lapisan-lapisan dihubungkan dengan baris ganda lubang yang saling terjalin?
77. Apakah jarak antara saluran listrik dan saluran sinyal lainnya memenuhi peraturan keselamatan?

Di bawah perangkat rumah logam dan perangkat dissipation panas, tidak harus ada jejak, lembaran tembaga atau vias yang dapat menyebabkan sirkuit pendek

Tidak harus ada jejak, lembaran tembaga atau melalui lubang di sekitar sekrup instalasi atau washer yang dapat menyebabkan sirkuit pendek

80. Apakah ada kabel di posisi yang disediakan dalam persyaratan desain

Jarak antara lapisan dalam lubang non-logam dan sirkuit dan foil tembaga harus lebih dari 0,5 mm (20 mil), dan lapisan luar harus 0,3 mm (12 mil).Jarak antara lapisan dalam lubang poros single-board pull-out kunci dan sirkuit dan foil tembaga harus lebih dari 2mm (80mil).

82. Lembar tembaga dan kawat ke tepi papan dianjurkan lebih dari 2mm dan setidaknya 0,5mm
83. Kulit tembaga dari lapisan dalam adalah 1 sampai 2 mm dari tepi pelat, dengan minimal 0,5 mm

Untuk komponen CHIP (0805 dan paket di bawah) dengan dua pegangan pad, seperti resistor dan kapasitor,garis cetak yang terhubung ke pad sebaiknya harus secara simetris dibawa keluar dari pusat pad, dan garis cetak yang terhubung ke pad harus memiliki lebar yang sama.

85. Untuk pad yang terhubung ke jalur cetak yang lebih luas, apakah lebih baik melewati jalur cetak yang sempit di tengah? (0805 dan di bawah kemasan)
86. Sirkuit harus dibawa keluar dari kedua ujung pad perangkat seperti SOIC, PLCC, QFP, dan SOT sebanyak mungkin

87. Periksa apakah nomor bit perangkat hilang dan apakah posisi dapat dengan benar mengidentifikasi perangkat
88. Apakah nomor bit perangkat sesuai dengan persyaratan standar perusahaan
89. Konfirmasi kebenaran urutan penataan pin perangkat, penandaan pin 1, penandaan polaritas perangkat, dan penandaan arah konektor
90. Apakah penandaan arah sisipan papan induk dan subboard sesuai
91. Apakah backplane benar menandai nama slot, nomor slot, nama port dan arah sarung
92. Mengkonfirmasi apakah penambahan cetak layar sutra seperti yang diperlukan oleh desain adalah benar
93. Konfirmasi bahwa label papan anti-statis dan RF telah ditempatkan (untuk penggunaan papan RF).

94. Konfirmasi bahwa kode PCB benar dan sesuai dengan spesifikasi perusahaan
95. Konfirmasi bahwa posisi kode PCB dan lapisan papan tunggal benar (harus berada di sudut kiri atas sisi A, lapisan layar sutra).
96. Konfirmasi bahwa posisi pengkodean PCB dan lapisan backplane benar (harus berada di sudut kanan atas B, dengan permukaan foil tembaga luar).
97. Konfirmasi bahwa ada area penandaan layar sutra putih barcode laser dicetak
98. Konfirmasi bahwa tidak ada kabel atau melalui lubang yang lebih besar dari 0.5mm di bawah bingkai barcode
99. Konfirmasi bahwa dalam kisaran 20 mm di luar area yang disaring sutra putih dari barcode, tidak boleh ada komponen dengan tinggi lebih dari 25 mm

100. Pada permukaan pengelasan reflow, vias tidak dapat dirancang pada pad. Jarak antara via yang biasanya dibuka dan pad harus lebih dari 0,5 mm (20 mil),dan jarak antara via hijau yang ditutupi minyak dan pad harus lebih besar dari 0.1mm (4mil). Metode: Buka Same Net DRC, periksa DRC, dan kemudian tutup Same Net DRC.
101. Pengaturan vias seharusnya tidak terlalu padat untuk menghindari retakan skala besar dari catu daya dan bidang tanah
102. Diameter lubang melalui untuk pengeboran sebaiknya tidak kurang dari 1/10 dari ketebalan pelat

103. Apakah tingkat penyebaran perangkat 100%? Apakah tingkat konduksi 100%? (Jika tidak mencapai 100%, perlu dicatat dalam catatan.)
104. Apakah garis Hangling telah disesuaikan ke minimum?
105. Apakah masalah proses yang dikembalikan oleh departemen proses telah diperiksa dengan hati-hati

106. Untuk area besar foil tembaga di bagian atas dan bawah, kecuali ada persyaratan khusus, tembaga kisi harus diterapkan [menggunakan mesh diagonal untuk plat tunggal dan mesh orthogonal untuk backplates,dengan lebar garis 0.3mm (12 mil) dan jarak 0,5mm (20 mil).
107. Untuk bantalan komponen dengan area foil tembaga yang besar, mereka harus dirancang sebagai bantalan berpola untuk menghindari pemadatan palsu.pertama-tama pertimbangkan memperluas tulang rusuk dari bantalan bunga, dan kemudian pertimbangkan koneksi penuh

Ketika distribusi tembaga skala besar dilakukan, disarankan untuk menghindari tembaga mati (pulau terisolasi) tanpa koneksi jaringan sebanyak mungkin.

109. Untuk foil tembaga luas, perlu juga memperhatikan apakah ada koneksi ilegal atau DRC yang tidak dilaporkan

110. Apakah ada titik uji yang cukup untuk berbagai catu daya dan tanah (setidaknya satu titik uji untuk setiap arus 2A)?
111. Hal ini dikonfirmasi bahwa semua jaringan tanpa titik uji telah dikonfirmasi untuk disederhanakan
112. Konfirmasi bahwa tidak ada titik uji telah ditetapkan pada plug-in yang tidak dipasang selama produksi
113. Apakah jalur uji dan pin uji telah diperbaiki? (Tergantung pada papan yang dimodifikasi di mana tempat tidur pin uji tetap tidak berubah)

114. Peraturan jarak dari uji melalui dan uji pin harus terlebih dahulu diatur ke jarak yang direkomendasikan untuk memeriksa DRC. Jika DRC masih ada, pengaturan jarak minimum harus kemudian digunakan untuk memeriksa DRC
115. Buka pengaturan kendala ke open state, update DRC, dan periksa apakah ada kesalahan yang dilarang di DRC
116. Konfirmasi bahwa DRC telah disesuaikan ke minimum.

117. Konfirmasi bahwa permukaan PCB dengan komponen permukaan yang dipasang sudah memiliki simbol penentuan posisi optik
118. Konfirmasi bahwa simbol penentuan posisi optik tidak tergores (dilapisi sutra dan foil tembaga diarahkan).
119. Latar belakang dari titik posisi optik harus sama. Konfirmasi bahwa pusat dari titik optik yang digunakan pada seluruh papan adalah ≥ 5mm dari tepi
120. Confirm that the optical positioning reference symbol of the entire board has been assigned coordinate values (it is recommended to place the optical positioning reference symbol in the form of a device), dan ini adalah nilai bulat dalam milimeter.

Untuk ics dengan jarak pusat pin kurang dari 0,5 mm dan perangkat BGA dengan jarak pusat kurang dari 0,8 mm (31 mil), titik penentuan posisi optik harus diatur di dekat diagonal komponen