148 Punkty kontroli w zakresie projektowania płyt PCB -lista kontrolna płyt PCB

8. Potwierdź, czy wszystkie pakiety urządzeń są zgodne z ujednoliconą biblioteką firmy i czy biblioteka pakietów została zaktualizowana (sprawdź wyniki działania za pomocą viewlog). Jeśli nie są zgodne, należy zaktualizować symbole
9. Potwierdź, że płyta główna i płyta podrzędna, a także pojedyncza płyta i płyta tylna, mają odpowiednie sygnały, pozycje, poprawne kierunki złączy i oznaczenia sitodrukiem oraz że płyta podrzędna ma środki zapobiegające nieprawidłowemu włożeniu. Komponenty na płycie podrzędnej i płycie głównej nie powinny zakłócać
10. Czy komponenty są rozmieszczone w 100%
11. Otwórz miejsce wiązania warstw TOP i BOTTOM urządzenia, aby sprawdzić, czy DRC spowodowane przez nakładanie się jest dozwolone
12. Oznacz, czy punkty są wystarczające i konieczne

W przypadku cięższych komponentów należy je umieszczać blisko punktów podparcia PCB lub krawędzi podparcia, aby zmniejszyć wypaczenie PCB

Po rozmieszczeniu komponentów związanych ze strukturą, najlepiej je zablokować, aby zapobiec przypadkowemu przesunięciu pozycji

W promieniu 5 mm wokół gniazda zaciskanego nie powinno być żadnych komponentów na froncie, które przekraczają wysokość gniazda zaciskanego, oraz żadnych komponentów ani połączeń lutowniczych z tyłu

16. Potwierdź, czy rozmieszczenie komponentów spełnia wymagania procesowe (ze szczególnym uwzględnieniem BGA, PLCC i gniazd montowanych powierzchniowo)

W przypadku komponentów z metalowymi obudowami należy zwrócić szczególną uwagę, aby nie kolidowały z innymi komponentami i pozostawić wystarczającą przestrzeń

18. Urządzenia związane z interfejsem powinny być umieszczone jak najbliżej interfejsu, a sterownik magistrali płyty tylnej powinien być umieszczony jak najbliżej złącza płyty tylnej
19. Czy urządzenie CHIP z powierzchnią lutowania falowego zostało przekonwertowane na opakowanie do lutowania falowego?
20. Czy liczba ręcznych połączeń lutowniczych przekracza 50

Podczas instalowania wyższych komponentów osiowo na PCB, należy rozważyć instalację poziomą. Zostaw miejsce na położenie. I rozważ metodę mocowania, taką jak podkładki mocujące oscylatora kwarcowego

22. W przypadku komponentów wymagających radiatorów, upewnij się, że jest wystarczająca odległość od innych komponentów i zwróć uwagę na wysokość głównych komponentów w zakresie radiatora

23. Podczas rozmieszczania urządzeń obwodów cyfrowych i analogowych na płycie mieszanej cyfrowo-analogowej, czy zostały one rozdzielone? Czy przepływ sygnału jest rozsądny
24. Konwerter A/D jest umieszczony w poprzek partycji analogowo-cyfrowych.
25. Czy rozmieszczenie urządzeń zegarowych jest rozsądne
26. Czy rozmieszczenie urządzeń sygnałów szybkich jest rozsądne
27. Czy urządzenia końcowe zostały rozmieszczone w rozsądny sposób (rezystancja szeregowa dopasowania źródła powinna być umieszczona na końcu sterującym sygnału; Rezystancja szeregowa dopasowania pośredniego jest umieszczona w pozycji środkowej. Rezystancja szeregowa dopasowania końcowego powinna być umieszczona na końcu odbiorczym sygnału.
28. Czy liczba i położenie kondensatorów odsprzęgających w urządzeniach IC są rozsądne
29. Gdy linie sygnałowe przyjmują płaszczyzny różnych poziomów jako płaszczyzny odniesienia i przecinają obszar podziału płaszczyzny, sprawdź, czy kondensatory połączeniowe między płaszczyznami odniesienia znajdują się blisko obszaru ścieżki sygnału.
30. Czy rozmieszczenie obwodu ochronnego jest rozsądne i sprzyja podziałowi
31. Czy bezpiecznik zasilania pojedynczej płyty jest umieszczony w pobliżu złącza i czy przed nim nie ma elementów obwodu
32. Potwierdź, że obwody dla silnych i słabych sygnałów (z różnicą mocy 30dB) są rozmieszczone oddzielnie
33. Czy urządzenia, które mogą wpływać na test EMC, są umieszczone zgodnie z wytycznymi projektowymi lub poprzez odniesienie do udanych doświadczeń. Na przykład: Obwód resetowania panelu powinien być nieco blisko przycisku resetowania

34. Komponenty wrażliwe na ciepło (w tym kondensatory dielektryczne cieczowe i oscylatory kwarcowe) powinny być umieszczone jak najdalej od komponentów dużej mocy, radiatorów i innych źródeł ciepła
35. Czy rozmieszczenie spełnia wymagania dotyczące projektu termicznego i kanałów rozpraszania ciepła (wdrożone zgodnie z dokumentami projektowymi procesu)

36. Czy zasilanie IC jest zbyt daleko od IC
37. Czy rozmieszczenie LDO i obwodów otaczających jest rozsądne
38. Czy rozmieszczenie obwodów otaczających, takich jak zasilanie modułu, jest rozsądne
39. Czy ogólne rozmieszczenie zasilania jest rozsądne

40. Czy wszystkie ograniczenia symulacji zostały poprawnie dodane do Menedżera ograniczeń
41. Czy reguły fizyczne i elektryczne są poprawnie ustawione (zwróć uwagę na ustawienia ograniczeń sieci zasilania i sieci uziemiającej)
42. Czy ustawienia odstępów Test Via i Test Pin są wystarczające
43. Czy grubość i schemat warstwy laminowanej spełniają wymagania projektowe i przetwórcze
44. Czy impedancje wszystkich linii różnicowych z wymaganiami dotyczącymi impedancji charakterystycznej zostały obliczone i kontrolowane przez reguły

45. Czy ścieżki obwodu cyfrowego i obwodu analogowego zostały rozdzielone? Czy przepływ sygnału jest rozsądny
46. Jeśli A/D, D/A i podobne obwody dzielą masę, czy linie sygnałowe między obwodami przebiegają z punktów mostowych między dwoma miejscami (z wyjątkiem linii różnicowych)?
47. Linie sygnałowe, które muszą przecinać szczeliny między źródłami zasilania, powinny odnosić się do kompletnej płaszczyzny uziemienia.
48. Jeśli przyjęto podział strefy projektu warstwy bez podziału, konieczne jest zapewnienie, że sygnały cyfrowe i analogowe są prowadzone oddzielnie.

49. Czy impedancja każdej warstwy linii sygnału dużej prędkości jest spójna
50. Czy linie sygnału różnicowego dużej prędkości i podobne linie sygnału mają taką samą długość, są symetryczne i równoległe do siebie?
51. Upewnij się, że linia zegara przesuwa się jak najdalej do wewnątrz
52. Potwierdź, czy linia zegara, linia dużej prędkości, linia resetowania i inne silne promieniowanie lub wrażliwe linie zostały rozmieszczone w miarę możliwości zgodnie z zasadą 3W
53. Czy na zegarach, przerwaniach, sygnałach resetowania, 100M/gigabit Ethernet i sygnałach dużej prędkości nie ma rozwidlonych punktów testowych?
54. Czy sygnały niskiego poziomu, takie jak sygnały LVDS i TTL/CMOS, są w miarę możliwości spełnione z 10H (H to wysokość linii sygnału od płaszczyzny odniesienia)?
55. Czy linie zegara i linie sygnału dużej prędkości unikają przechodzenia przez gęste obszary przelotek i przelotek lub prowadzenia między pinami urządzeń?
56. Czy linia zegara spełniła wymagania (ograniczenie SI)? (Czy ścieżka sygnału zegara osiągnęła mniej przelotek, krótsze ścieżki i ciągłe płaszczyzny odniesienia? Główna płaszczyzna odniesienia powinna być w miarę możliwości GND?) Jeśli główna warstwa płaszczyzny odniesienia GND zostanie zmieniona podczas warstwowania, czy w odległości 200 mil od przelotki znajduje się przelotka GND? Jeśli główna płaszczyzna odniesienia różnych poziomów zostanie zmieniona podczas warstwowania, czy w odległości 200 mil od przelotki znajduje się kondensator odsprzęgający?
57. Czy pary różnicowe, linie sygnału dużej prędkości i różne typy magistral spełniły wymagania (ograniczenie SI)

58. W przypadku oscylatora kwarcowego, czy pod nim została ułożona warstwa uziemienia? Czy linia sygnału została uniknięta przecinania między pinami urządzenia? W przypadku urządzeń wrażliwych na dużą prędkość, czy można uniknąć przechodzenia linii sygnałowych przez piny urządzeń?
59. Na ścieżce sygnału pojedynczej płyty nie powinno być ostrych kątów ani kątów prostych (ogólnie rzecz biorąc, powinna ona wykonywać ciągłe zakręty pod kątem 135 stopni. W przypadku linii sygnału RF najlepiej użyć folii miedzianej w kształcie łuku lub obliczonej fazowanej).
60. W przypadku płyt dwustronnych sprawdź, czy linie sygnału dużej prędkości są prowadzone blisko obok ich przewodów powrotnych uziemienia. W przypadku płyt wielowarstwowych sprawdź, czy linie sygnału dużej prędkości są prowadzone jak najbliżej płaszczyzny uziemienia

W przypadku sąsiednich dwóch warstw ścieżek sygnałowych, spróbuj poprowadzić je w miarę możliwości pionowo

62. Unikaj przechodzenia linii sygnałowych przez moduły zasilania, dławiki trybu wspólnego, transformatory i filtry
63. Spróbuj uniknąć równoległego prowadzenia sygnałów dużej prędkości na duże odległości na tej samej warstwie
64. Czy na krawędzi płyty, gdzie podzielone są uziemienie cyfrowe, uziemienie analogowe i uziemienie chronione, znajdują się otwory ekranujące? Czy wiele płaszczyzn uziemienia jest połączonych przelotkami? Czy odległość przelotki jest mniejsza niż 1/20 długości fali sygnału o najwyższej częstotliwości?
65. Czy ścieżka sygnału odpowiadająca urządzeniu tłumiącemu przepięcia jest krótka i gruba na warstwie powierzchniowej?
66. Potwierdź, że w zasilaniu i warstwie nie ma wysp izolowanych, nie ma zbyt dużych rowków, nie ma długich pęknięć powierzchni uziemienia spowodowanych zbyt dużymi lub gęstymi płytami izolacyjnymi przelotek oraz nie ma smukłych pasków ani wąskich kanałów
67. Czy w obszarach, w których linie sygnałowe przecinają więcej warstw, umieszczono przelotki uziemiające (wymagane są co najmniej dwie płaszczyzny uziemienia)?

68. Jeśli płaszczyzna zasilania/uziemienia jest podzielona, spróbuj uniknąć przecinania sygnałów dużej prędkości na podzielonej płaszczyźnie odniesienia.
69. Potwierdź, że zasilanie i uziemienie mogą przenosić wystarczający prąd. Czy liczba przelotek spełnia wymagania dotyczące nośności. (Metoda szacowania: Gdy grubość zewnętrznej miedzi wynosi 1oz, szerokość linii wynosi 1A/mm; gdy warstwa wewnętrzna wynosi 0,5A/mm, prąd krótkiej linii jest podwojony.)
70. W przypadku zasilaczy o specjalnych wymaganiach, czy wymaganie spadku napięcia zostało spełnione
71. Aby zmniejszyć efekt promieniowania krawędzi płaszczyzny, zasada 20 godzin powinna być spełniona w miarę możliwości między warstwą źródła zasilania a warstwą. Jeśli pozwalają na to warunki, im bardziej warstwa zasilania jest wcięta, tym lepiej.
72. Jeśli istnieje podział uziemienia, czy podzielone uziemienie nie tworzy pętli?
73. Czy różne płaszczyzny zasilania sąsiednich warstw unikały nakładania się?
74. Czy izolacja uziemienia ochronnego, uziemienia -48V i GND jest większa niż 2 mm?
75. Czy obszar -48V jest tylko powrotem sygnału -48V i nie jest połączony z innymi obszarami? Jeśli nie można tego zrobić, wyjaśnij przyczynę w kolumnie uwag.
76. Czy uziemienie ochronne o długości od 10 do 20 mm jest umieszczone w pobliżu panelu ze złączem, a warstwy są połączone podwójnymi rzędami przeplatanych otworów?
77. Czy odległość między linią zasilania a innymi liniami sygnałowymi spełnia przepisy bezpieczeństwa?

Pod urządzeniami z metalową obudową i urządzeniami rozpraszającymi ciepło nie powinno być śladów, arkuszy miedzianych ani przelotek, które mogą powodować zwarcie

Wokół śrub montażowych lub podkładek nie powinno być śladów, arkuszy miedzianych ani otworów przelotowych, które mogą powodować zwarcie

80. Czy w zarezerwowanych pozycjach w wymaganiach projektowych znajduje się okablowanie

Odległość między warstwą wewnętrzną otworu niemetalicznego a obwodem i folią miedzianą powinna być większa niż 0,5 mm (20 mil), a warstwa zewnętrzna powinna wynosić 0,3 mm (12 mil). Odległość między warstwą wewnętrzną otworu wału klucza wysuwanego pojedynczej płyty a obwodem i folią miedzianą powinna być większa niż 2 mm (80 mil).

82. Zaleca się, aby skóra miedziana i przewód do krawędzi płyty miały więcej niż 2 mm i co najmniej 0,5 mm
83. Skóra miedziana warstwy wewnętrznej jest oddalona od krawędzi płyty o 1 do 2 mm, minimum 0,5 mm

W przypadku komponentów CHIP (pakiety 0805 i poniżej) z dwoma mocowaniami podkładek, takich jak rezystory i kondensatory, wydrukowane linie połączone z podkładką powinny być najlepiej symetrycznie wyprowadzone ze środka podkładki, a wydrukowane linie połączone z podkładką muszą mieć tę samą szerokość. Ta regulacja nie musi być brana pod uwagę w przypadku linii prowadzących o szerokości mniejszej niż 0,3 mm (12 mil)

85. W przypadku podkładek połączonych z szerszą linią drukowania, czy najlepiej jest przejść przez wąską linię drukowania pośrodku? (Pakiety 0805 i poniżej)
86. Obwody powinny być wyprowadzane z obu końców podkładek urządzeń, takich jak SOIC, PLCC, QFP i SOT, w miarę możliwości

87. Sprawdź, czy brakuje numeru bitu urządzenia i czy pozycja może poprawnie zidentyfikować urządzenie
88. Czy numer bitu urządzenia jest zgodny ze standardowymi wymaganiami firmy
89. Potwierdź poprawność sekwencji rozmieszczenia pinów urządzenia, oznaczenie pinu 1, oznaczenie polaryzacji urządzenia i oznaczenie kierunku złącza
90. Czy oznaczenia kierunku wkładania płyty głównej i płyty podrzędnej odpowiadają sobie
91. Czy płyta tylna poprawnie oznaczyła nazwę gniazda, numer gniazda, nazwę portu i kierunek osłony
92. Potwierdź, czy dodanie sitodruku zgodnie z wymaganiami projektu jest poprawne
93. Potwierdź, że etykiety antystatyczne i RF zostały umieszczone (do użytku na płycie RF).

94. Potwierdź, że kod PCB jest poprawny i zgodny ze specyfikacjami firmy
95. Potwierdź, że pozycja i warstwa kodu PCB pojedynczej płyty są poprawne (powinna znajdować się w lewym górnym rogu strony A, warstwa sitodruku).
96. Potwierdź, że pozycja i warstwa kodowania PCB płyty tylnej są poprawne (powinna znajdować się w prawym górnym rogu B, z powierzchnią zewnętrznej folii miedzianej).
97. Potwierdź, że istnieje obszar znakowania sitodrukiem na biało wydrukowany laserowo kodem kreskowym
98. Potwierdź, że pod ramką kodu kreskowego nie ma przewodów ani otworów przelotowych większych niż 0,5 mm
99. Potwierdź, że w promieniu 20 mm od białego obszaru sitodruku kodu kreskowego nie powinno być żadnych komponentów o wysokości przekraczającej 25 mm

100. Na powierzchni lutowania rozpływowego przelotki nie mogą być zaprojektowane na podkładkach. Odległość między normalnie otwartą przelotką a podkładką powinna być większa niż 0,5 mm (20 mil), a odległość między przelotką pokrytą zielonym olejem a podkładką powinna być większa niż 0,1 mm (4 mil). Metoda: Otwórz Same Net DRC, sprawdź DRC, a następnie zamknij Same Net DRC.
101. Układ przelotek nie powinien być zbyt gęsty, aby uniknąć rozległych pęknięć zasilania i płaszczyzny uziemienia
102. Średnica przelotki do wiercenia wynosi najlepiej nie mniej niż 1/10 grubości płyty

103. Czy wskaźnik rozmieszczenia urządzeń wynosi 100%? Czy wskaźnik przewodzenia wynosi 100%? (Jeśli nie osiąga 100%, należy to odnotować w uwagach.)
104. Czy linia wisząca została dostosowana do minimum? Pozostałe linie wiszące zostały potwierdzone jeden po drugim.
105. Czy problemy procesowe zgłoszone przez dział Procesów zostały dokładnie sprawdzone

106. W przypadku dużych obszarów folii miedzianej na górze i na dole, chyba że istnieją specjalne wymagania, należy zastosować miedź siatkową [użyj siatki diagonalnej dla pojedynczych płyt i siatki ortogonalnej dla płyt tylnych, o szerokości linii 0,3 mm (12 mil) i odstępie 0,5 mm (20 mil].
107. W przypadku podkładek komponentów z dużymi obszarami folii miedzianej, powinny one być zaprojektowane jako podkładki wzorzyste, aby uniknąć fałszywego lutowania. Gdy istnieje wymóg prądowy, najpierw rozważ poszerzenie żeber podkładki kwiatowej, a następnie rozważ pełne połączenie

Gdy przeprowadzana jest dystrybucja miedzi na dużą skalę, wskazane jest unikanie martwej miedzi (izolowanych wysp) bez połączeń sieciowych w miarę możliwości.

109. W przypadku folii miedzianej o dużej powierzchni konieczne jest również zwrócenie uwagi na to, czy występują nielegalne połączenia lub niezgłoszone DRC

110. Czy dla różnych zasilaczy i uziemienia jest wystarczająca liczba punktów testowych (co najmniej jeden punkt testowy na każde 2A prądu)?
111. Potwierdzono, że wszystkie sieci bez punktów testowych zostały potwierdzone jako uproszczone
112. Potwierdź, że na wtyczkach, które nie zostały zainstalowane podczas produkcji, nie ustawiono żadnych punktów testowych
113. Czy Test Via i Test Pin zostały naprawione? (Dotyczy zmodyfikowanej płyty, na której łóżko testowe pozostaje niezmienione)

114. Reguła odstępów Test via i Test pin powinna być najpierw ustawiona na zalecaną odległość, aby sprawdzić DRC. Jeśli DRC nadal istnieje, należy następnie użyć ustawienia minimalnej odległości, aby sprawdzić DRC
115. Otwórz ustawienie ograniczenia do stanu otwartego, zaktualizuj DRC i sprawdź, czy w DRC występują jakieś zabronione błędy
116. Potwierdź, że DRC zostało dostosowane do minimum. W przypadku tych, które nie mogą wyeliminować DRC, potwierdź jeden po drugim.

117. Potwierdź, że powierzchnia PCB z komponentami montowanymi powierzchniowo ma już symbole pozycjonowania optycznego
118. Potwierdź, że symbole pozycjonowania optycznego nie są wytłaczane (sitodruk i poprowadzone folią miedzianą).
119. Tło punktów pozycjonowania optycznego musi być takie samo. Potwierdź, że środek punktów optycznych używanych na całej płycie znajduje się w odległości ≥5 mm od krawędzi
120. Potwierdź, że symbol odniesienia pozycjonowania optycznego całej płyty otrzymał wartości współrzędnych (zaleca się umieszczenie symbolu odniesienia pozycjonowania optycznego w postaci urządzenia) i jest to wartość całkowita w milimetrach.

W przypadku układów scalonych o odległości między środkami pinów mniejszej niż 0,5 mm i urządzeń BGA o odległości między środkami mniejszej niż 0,8 mm (31 mil), punkty pozycjonowania optycznego powinny być ustawione w pobliżu przekątnej komponentów