148 Hạng mục kiểm tra thiết kế PCB - Danh sách kiểm tra PCB

8. Xác minh xem tất cả các gói thiết bị có phù hợp với thư viện thống nhất của công ty và liệu thư viện gói đã được cập nhật hay không (kiểm tra kết quả chạy bằng viewlog).Nếu chúng không phù hợp, chắc chắn để cập nhật các biểu tượng
9. Xác nhận rằng bảng chính và bảng phụ, cũng như bảng đơn và bảng sau có tín hiệu, vị trí, hướng kết nối chính xác và các dấu hiệu được bảo vệ bằng lụa,và rằng hội đồng quản trị phụ có các biện pháp chống nhầm lẫnCác thành phần trên bảng phụ và bảng chính không nên can thiệp
10. Liệu các thành phần có được đặt 100% hay không
11. Mở vị trí của lớp TOP và Bottom của thiết bị để kiểm tra xem DRC gây ra bởi sự chồng chéo có được phép hay không
12. Nhãn xem các điểm là đủ và cần thiết

Đối với các thành phần nặng hơn, chúng nên được đặt gần các điểm hỗ trợ PCB hoặc các cạnh hỗ trợ để giảm sự biến dạng của PCB

Sau khi các thành phần liên quan đến cấu trúc được đặt ra, nó là tốt nhất để khóa chúng để ngăn chặn sự di chuyển vô tình của các vị trí

Trong bán kính 5mm xung quanh ổ cắm, không nên có các thành phần ở phía trước vượt quá chiều cao của ổ cắm, và không có các thành phần hoặc khớp hàn ở phía sau

16. Xác minh xem bố trí thành phần có đáp ứng các yêu cầu của quy trình hay không (đặc biệt chú ý đến BGA, PLCC và ổ cắm gắn bề mặt)

Đối với các thành phần có vỏ kim loại, nên chú ý đặc biệt đến việc không va chạm với các thành phần khác và nên để lại đủ không gian.

18. Các thiết bị liên quan đến giao diện nên được đặt càng gần càng tốt đến giao diện và trình điều khiển xe buýt nền nên được đặt càng gần càng tốt đến đầu nối nền.
19. Thiết bị CHIP với bề mặt hàn sóng đã được chuyển đổi thành bao bì hàn sóng?
20. Có phải số khớp hàn bằng tay vượt quá 50

Khi lắp đặt các thành phần cao hơn theo trục trên PCB, lắp đặt ngang nên được xem xét.như các pad cố định của bộ dao động tinh thể

22. Đối với các thành phần đòi hỏi tản nhiệt, đảm bảo có đủ khoảng cách với các thành phần khác và chú ý đến chiều cao của các thành phần chính trong phạm vi tản nhiệt

23. Khi bố trí các thiết bị mạch kỹ thuật số và mạch tương tự trên bảng hỗn hợp kỹ thuật số-analog, chúng có được tách ra không?
24. Bộ chuyển đổi A / D được đặt trên các phân vùng analog-điện tử.
25. Việc bố trí các thiết bị đồng hồ có hợp lý hay không
26. Việc bố trí các thiết bị tín hiệu tốc độ cao có hợp lý hay không
27. Có phải các thiết bị đầu cuối đã được đặt hợp lý không (kháng kháng hàng loạt phù hợp với nguồn kết thúc nên được đặt ở đầu dẫn tín hiệu;Sự kháng cự dây khớp trung gian được đặt ở vị trí giữa. đầu cuối phù hợp kháng hàng loạt nên được đặt ở đầu nhận của tín hiệu.
28. Có phải số lượng và vị trí của các tụy tách trong các thiết bị IC là hợp lý
29. Khi các đường tín hiệu lấy các mặt phẳng của các cấp độ khác nhau làm mặt phẳng tham chiếu và vượt qua khu vực phân chia mặt phẳng,Kiểm tra xem các tụy kết nối giữa các mặt phẳng tham chiếu có gần với khu vực theo dõi tín hiệu không.
30. Việc bố trí mạch bảo vệ có hợp lý và thuận lợi cho việc phân chia
31. Có phải bộ an ninh của nguồn điện đơn bảng được đặt gần đầu nối và không có các thành phần mạch phía trước nó
32. Xác nhận rằng các mạch cho tín hiệu mạnh và tín hiệu yếu (với sự khác biệt công suất 30dB) được bố trí riêng biệt
33. Có phải các thiết bị có thể ảnh hưởng đến thử nghiệm EMC được đặt theo hướng dẫn thiết kế hoặc dựa trên kinh nghiệm thành công. Ví dụ:Các mạch thiết lập lại của bảng điều khiển nên được một chút gần với nút thiết lập lại

34. Các thành phần nhạy cảm với nhiệt (bao gồm cả tụ điện lỏng và dao động tinh thể) nên được giữ càng xa càng tốt từ các thành phần công suất cao, tản nhiệt và các nguồn nhiệt khác
35. Có phải bố trí đáp ứng các yêu cầu thiết kế nhiệt và các kênh phân tán nhiệt (được thực hiện theo tài liệu thiết kế quy trình)

36. Có phải nguồn cung cấp điện IC quá xa từ IC
37. Việc bố trí LDO và các mạch xung quanh có hợp lý hay không
38. Có phải bố trí của các mạch xung quanh như nguồn cung cấp điện của mô-đun là hợp lý
39. Việc bố trí tổng thể của nguồn cung cấp điện có hợp lý hay không

40. Có phải tất cả các hạn chế mô phỏng đã được thêm đúng vào Constraint Manager
41. Có phải các quy tắc vật lý và điện được thiết lập chính xác không (tham khảo các quy định hạn chế của mạng điện và mạng mặt đất)
42. Cho dù các thiết lập khoảng cách của Test Via và Test Pin là đủ
43. Liệu độ dày và cấu trúc của lớp mảng liệu có đáp ứng các yêu cầu về thiết kế và chế biến hay không
44. Các trở ngại của tất cả các đường khác biệt với các yêu cầu trở ngại đặc trưng đã được tính toán và kiểm soát theo các quy tắc

45. Các dấu vết của mạch kỹ thuật số và mạch tương tự đã được tách ra?
46. Nếu A / D, D / A và các mạch tương tự chia mặt đất, các đường tín hiệu giữa các mạch chạy từ các điểm cầu giữa hai nơi (ngoại trừ các đường chênh lệch)?
47. Các đường tín hiệu phải vượt qua các khoảng cách giữa các nguồn điện nên liên quan đến toàn bộ mặt đất.
48. Nếu áp dụng phân vùng thiết kế tầng không phân chia, cần đảm bảo rằng tín hiệu kỹ thuật số và tín hiệu tương tự được định tuyến riêng biệt.

49. Có phải trở ngại của mỗi lớp của đường tín hiệu tốc độ cao là phù hợp
50. Các đường tín hiệu chênh lệch tốc độ cao và các đường tín hiệu tương tự có chiều dài bằng nhau, đối xứng và song song với nhau?
51. Hãy chắc chắn rằng đường đồng hồ di chuyển càng xa càng tốt
52. Xác minh xem đường đồng hồ, đường tốc độ cao, đường thiết lập lại và các đường khác có bức xạ mạnh hoặc đường nhạy cảm đã được đặt ra càng nhiều càng tốt theo nguyên tắc 3W
53. Không có điểm thử nghiệm phân nhánh nào về đồng hồ, ngắt, tín hiệu thiết lập lại, 100M/gigabit Ethernet, và tín hiệu tốc độ cao?
54. Các tín hiệu cấp thấp như tín hiệu LVDS và tín hiệu TTL/CMOS có thỏa mãn tối đa với 10H (H là chiều cao của đường tín hiệu từ mặt phẳng tham chiếu)?
55. Các đường đồng hồ và đường tín hiệu tốc độ cao có tránh đi qua các khu vực lỗ thông và lỗ thông dày đặc hoặc định tuyến giữa các chân thiết bị không?
56. Có phải đường đồng hồ đã đáp ứng các yêu cầu (SI constraint)? (Có phải dấu hiệu đồng hồ đã đạt được ít đường dẫn, dấu vết ngắn hơn và các mặt phẳng tham chiếu liên tục?Mức độ tham chiếu chính nên là GND càng nhiều càng tốt?) Nếu GND chính bình trình tham chiếu lớp được thay đổi trong quá trình lớp, có một GND đường dẫn trong vòng 200mil từ đường dẫn?Có một tụ điện ngắt kết nối trong vòng 200mil từ đường?
57. Có phải các cặp chênh lệch, đường tín hiệu tốc độ cao và các loại xe buýt khác nhau đã đáp ứng các yêu cầu (khuyết định SI)

58. Đối với bộ dao động tinh thể, có một lớp đất được đặt bên dưới nó?có thể tránh các đường tín hiệu đi qua các chân của các thiết bị?
59. Không nên có góc sắc hoặc góc thẳng trên đường dẫn tín hiệu đơn bảng (thông thường nó nên quay liên tục ở góc 135 độ.tốt nhất là sử dụng tấm đồng hình cung hoặc được tính toán).
60. Đối với bảng hai mặt, kiểm tra xem các đường tín hiệu tốc độ cao được định tuyến gần với các dây nối đất trở lại của họ.Kiểm tra xem các đường tín hiệu tốc độ cao có được định tuyến gần mặt đất nhất có thể không

Đối với hai lớp liền kề của dấu hiệu, cố gắng để theo dõi chúng theo chiều dọc càng nhiều càng tốt

62. Tránh các đường tín hiệu đi qua các mô-đun điện, các bộ cảm ứng chế độ thông thường, biến áp và bộ lọc
63. Cố gắng tránh đường dẫn song song đường xa của tín hiệu tốc độ cao trên cùng một lớp
64. Có bất kỳ đường chắn nào ở rìa của bảng mà mặt đất kỹ thuật số, mặt đất tương tự và mặt đất được bảo vệ được phân chia không?Có phải khoảng cách xuyên lỗ nhỏ hơn 1/20 bước sóng của tín hiệu tần số cao nhất?
65. Dấu hiệu tương ứng với thiết bị ngăn sóng ngắn và dày trên lớp bề mặt?
66. Xác nhận rằng không có hòn đảo bị cô lập trong nguồn cung cấp điện và lớp, không có rãnh quá lớn, không có vết nứt bề mặt đất dài do các tấm cách ly quá lớn hoặc dày đặc,và không có dải mỏng hoặc kênh hẹp
67. Có phải các đường dẫn đất (ít nhất là hai mặt phẳng đất là cần thiết) đã được đặt ở những khu vực mà đường tín hiệu băng qua nhiều tầng không?

68. Nếu mặt phẳng điện / mặt đất được chia rẽ, hãy cố gắng tránh các tín hiệu tốc độ cao vượt qua trên mặt phẳng tham chiếu được chia rẽ.
69. Xác nhận rằng nguồn cung cấp điện và mặt đất có thể mang đủ điện. cho dù số lượng đường dẫn đáp ứng các yêu cầu chịu tải. (Phương pháp ước tính: Khi độ dày đồng bên ngoài là 1 oz,chiều rộng đường dây là 1A/mm; khi lớp bên trong là 0,5A / mm, dòng của đường dây ngắn được tăng gấp đôi.)
70. Đối với các nguồn điện có yêu cầu đặc biệt, yêu cầu giảm điện áp đã được đáp ứng chưa?
71. Để giảm hiệu ứng bức xạ cạnh của mặt phẳng, nguyên tắc 20 giờ nên được đáp ứng càng nhiều càng tốt giữa lớp nguồn năng lượng và lớp.càng nhiều lớp năng lượng được thâm nhập, càng tốt.
72. Nếu có một phân vùng đất, không phải đất được chia thành một vòng lặp?
73. Liệu các mặt phẳng cung cấp năng lượng khác nhau của các lớp liền kề có tránh sự chồng chéo không?
74. Có phải cách ly của mặt đất bảo vệ, mặt đất -48V và GND lớn hơn 2mm?
75. Khu vực -48V chỉ là dòng tín hiệu ngược -48V và không được kết nối với các khu vực khác?
76. Có một mặt đất bảo vệ từ 10 đến 20 mm được đặt gần bảng điều khiển với đầu nối, và các lớp được kết nối bằng hai hàng lỗ trộn lẫn?
77. Khoảng cách giữa đường dây điện và các đường dây tín hiệu khác có phù hợp với quy định an toàn không?

Dưới các thiết bị lắp ráp kim loại và các thiết bị phân tán nhiệt, không nên có dấu vết, tấm đồng hoặc đường vi mạch có thể gây ra mạch ngắn

Không nên có dấu vết, tấm đồng hoặc qua các lỗ xung quanh các ốc vít cài đặt hoặc máy giặt có thể gây ra mạch ngắn

80. Có bất kỳ dây chuyền tại các vị trí dành riêng trong các yêu cầu thiết kế

Khoảng cách giữa lớp bên trong của lỗ không kim loại và mạch và tấm đồng nên lớn hơn 0,5 mm (20mil), và lớp bên ngoài nên là 0,3 mm (12mil).Khoảng cách giữa lớp bên trong lỗ trục của chìa khóa kéo ra một tấm và mạch và tấm đồng nên lớn hơn 2mm (80mil).

82. Bảng đồng và dây đến cạnh của bảng được khuyến cáo là lớn hơn 2mm và ít nhất 0,5mm
83. Vỏ đồng của lớp bên trong là 1 đến 2 mm từ cạnh của tấm, với tối thiểu 0,5 mm

Đối với các thành phần CHIP (0805 và dưới gói) với hai đệm gắn, chẳng hạn như điện trở và tụ,các đường in được kết nối với pad nên được dẫn ra đối xứng từ trung tâm của pad, và các đường in được kết nối với pad phải có cùng chiều rộng. Quy định này không cần phải được xem xét cho các đường dẫn có chiều rộng dưới 0,3mm ((12mil)

85. Đối với các pad được kết nối với đường in rộng hơn, tốt nhất phải đi qua một đường in hẹp ở giữa? (0805 và dưới gói)
86. Các mạch nên được dẫn ra từ cả hai đầu của các pad của các thiết bị như SOIC, PLCC, QFP, và SOT càng nhiều càng tốt

87. Kiểm tra xem số bit thiết bị bị thiếu và nếu vị trí có thể xác định chính xác thiết bị
88. Có phải số bit thiết bị tuân thủ các yêu cầu tiêu chuẩn của công ty
89. Xác minh sự chính xác của chuỗi sắp xếp chân của thiết bị, đánh dấu chân 1, đánh dấu cực của thiết bị và đánh dấu hướng của đầu nối
90. Có phải các dấu hiệu hướng chèn của bảng chính và bảng phụ tương ứng không
91. Có phải backplane đánh dấu chính xác tên khe, số khe, tên cổng và hướng vỏ
92. Xác minh xem việc thêm in màn in lụa theo yêu cầu của thiết kế có chính xác không
93. Xác nhận rằng các nhãn bảng chống tĩnh và RF đã được đặt (đối với sử dụng bảng RF).

94. Xác nhận mã PCB là chính xác và phù hợp với thông số kỹ thuật của công ty
95. Xác nhận vị trí mã PCB và lớp của bảng đơn là chính xác (nó nên nằm ở góc trên bên trái của mặt A, lớp màn hình lụa).
96. Xác nhận vị trí mã hóa PCB và lớp của mặt sau là chính xác (nó phải nằm ở góc trên bên phải của B, với bề mặt ngoài của tấm đồng).
97. Xác nhận rằng có một mã vạch laser in màu trắng màn hình lụa đánh dấu khu vực
98. Xác nhận rằng không có dây hoặc qua lỗ lớn hơn 0,5mm dưới khung mã vạch
99. Xác nhận rằng trong phạm vi 20mm bên ngoài khu vực được bảo vệ bằng lụa trắng của mã vạch, không nên có các thành phần có chiều cao vượt quá 25mm

100. Trên bề mặt hàn reflow, các đường viền không thể được thiết kế trên các pad. Khoảng cách giữa đường mở bình thường và pad nên lớn hơn 0,5mm (20mil),và khoảng cách giữa đường kính phủ dầu xanh và bộ đệm nên lớn hơn 0Phương pháp: Mở Same Net DRC, kiểm tra DRC, và sau đó đóng Same Net DRC.
101. Sự sắp xếp của các vias không nên quá dày đặc để tránh gãy quy mô lớn của nguồn cung cấp điện và mặt đất
102. Độ kính của lỗ thông qua để khoan tốt nhất là không ít hơn 1/10 của độ dày tấm

103. Tỷ lệ triển khai thiết bị là 100%? Tỷ lệ dẫn 100%? (Nếu nó không đạt 100%, cần lưu ý trong các lưu ý.)
104. Đường treo đã được điều chỉnh tối thiểu chưa?
105. Các vấn đề quy trình được cung cấp bởi bộ phận quy trình đã được kiểm tra cẩn thận

106. Đối với các khu vực lớn của tấm đồng ở trên cùng và dưới cùng, trừ khi có yêu cầu đặc biệt, lưới đồng nên được áp dụng [sử dụng lưới chéo cho các tấm đơn và lưới thẳng đứng cho các tấm sau,với chiều rộng đường 0.3mm (12mil) và khoảng cách 0,5mm (20mil).
107. Đối với các bộ đệm thành phần với các khu vực nhựa đồng lớn, chúng nên được thiết kế như các bộ đệm mô hình để tránh hàn sai.đầu tiên xem xét mở rộng xương sườn của đệm hoa, và sau đó xem xét kết nối đầy đủ

Khi phân phối đồng quy mô lớn được thực hiện, nên tránh đồng chết (các hòn đảo cô lập) mà không có kết nối mạng càng nhiều càng tốt.

109. Đối với tấm đồng diện tích lớn, cũng cần phải chú ý đến việc có kết nối bất hợp pháp hoặc DRC không được báo cáo hay không

110. Có đủ các điểm thử nghiệm cho các nguồn cung cấp điện khác nhau và đất (ít nhất một điểm thử nghiệm cho mỗi dòng 2A)?
111. Nó được xác nhận rằng tất cả các mạng không có điểm thử nghiệm đã được xác nhận để hợp lý hóa
112. Xác nhận rằng không có điểm thử nghiệm đã được thiết lập trên các plugin không được cài đặt trong quá trình sản xuất
113. Có phải đường thử và chân thử đã được cố định không? (Điều này áp dụng cho tấm sửa đổi nếu chân thử không thay đổi)

114. Các quy tắc khoảng cách của thử nghiệm qua và thử nghiệm chân đầu tiên nên được thiết lập cho khoảng cách khuyến cáo để kiểm tra DRC. Nếu DRC vẫn còn tồn tại, thiết lập khoảng cách tối thiểu nên được sử dụng để kiểm tra DRC
115. Mở cài đặt hạn chế vào trạng thái mở, cập nhật DRC, và kiểm tra xem có bất kỳ lỗi bị cấm nào trong DRC
116. Chứng minh rằng DRC đã được điều chỉnh đến mức tối thiểu.

117. Xác minh rằng bề mặt PCB với các thành phần gắn trên bề mặt đã có biểu tượng định vị quang học
118. Xác minh rằng các biểu tượng định vị quang học không được đúc (bọc bằng lụa và tấm đồng).
119. Hậu trường của các điểm định vị quang học phải giống nhau. Xác nhận rằng trung tâm của các điểm quang học được sử dụng trên toàn bộ bảng là ≥ 5mm xa cạnh
120. Confirm that the optical positioning reference symbol of the entire board has been assigned coordinate values (it is recommended to place the optical positioning reference symbol in the form of a device), và nó là một giá trị nguyên trong milimet.

Đối với các thiết bị IC với khoảng cách trung tâm chân ít hơn 0,5 mm và các thiết bị BGA với khoảng cách trung tâm ít hơn 0,8 mm (31 mil), các điểm định vị quang phải được đặt gần đường chéo của các thành phần