148 Elementos de inspecção para a concepção de PCB - lista de verificação de PCB

8. Confirme se todos os pacotes de dispositivos são consistentes com a biblioteca unificada da empresa e se a biblioteca de pacotes foi atualizada (verifique os resultados da execução com viewlog). Se não forem consistentes, certifique-se de atualizar os Símbolos
9. Confirme se a placa principal e a subplaca, bem como a placa única e o painel traseiro, possuem sinais, posições, direções corretas dos conectores e marcações serigrafadas correspondentes, e que a subplaca possui medidas anti-inserção incorreta. Os componentes na subplaca e na placa principal não devem interferir
10. Se os componentes estão 100% colocados
11. Abra o limite de colocação das camadas TOP e BOTTOM do dispositivo para verificar se o DRC causado pela sobreposição é permitido
12. Marque se os pontos são suficientes e necessários

Para componentes mais pesados, eles devem ser colocados próximos aos pontos de suporte ou bordas de suporte da PCB para reduzir a deformação da PCB

Após o layout dos componentes relacionados à estrutura, é melhor bloqueá-los para evitar o movimento acidental das posições

Dentro de um raio de 5 mm ao redor do soquete de crimpagem, não deve haver componentes na frente que excedam a altura do soquete de crimpagem, e nenhum componente ou junta de solda na parte traseira

16. Confirme se o layout dos componentes atende aos requisitos do processo (com atenção especial a BGA, PLCC e soquetes de montagem em superfície)

Para componentes com invólucros metálicos, deve-se prestar atenção especial para não colidir com outros componentes e deixar espaço suficiente

18. Os dispositivos relacionados à interface devem ser colocados o mais próximo possível da interface, e o driver do barramento do painel traseiro deve ser colocado o mais próximo possível do conector do painel traseiro
19. O dispositivo CHIP com superfície de soldagem por onda foi convertido para embalagem de soldagem por onda?
20. Se o número de juntas de solda manuais excede 50

Ao instalar componentes mais altos axialmente em uma PCB, a instalação horizontal deve ser considerada. Deixe espaço para deitar. E considere o método de fixação, como as almofadas fixas do oscilador de cristal

22. Para componentes que exigem dissipadores de calor, certifique-se de que haja distância suficiente de outros componentes e preste atenção à altura dos componentes principais dentro da faixa do dissipador de calor

23. Ao fazer o layout dos dispositivos de circuito digital e circuito analógico na placa mista digital-analógica, eles foram separados? O fluxo de sinal é razoável
24. O conversor A/D é colocado em partições analógico-digital.
25. Se o layout dos dispositivos de clock é razoável
26. Se o layout dos dispositivos de sinal de alta velocidade é razoável
27. Se os dispositivos terminais foram colocados razoavelmente (a resistência serial de correspondência da extremidade da fonte deve ser colocada na extremidade de acionamento do sinal; A resistência serial de correspondência intermediária é colocada na posição intermediária. A resistência serial de correspondência terminal deve ser colocada na extremidade receptora do sinal.
28. Se o número e a posição dos capacitores de desacoplamento em dispositivos IC são razoáveis
29. Quando as linhas de sinal usam planos de diferentes níveis como planos de referência e cruzam a área de divisão do plano, verifique se os capacitores de conexão entre os planos de referência estão próximos à área de traço do sinal.
30. Se o layout do circuito de proteção é razoável e propício à divisão
31. O fusível da fonte de alimentação de placa única é colocado próximo ao conector e não há componentes de circuito na frente dele
32. Confirme que os circuitos para sinais fortes e sinais fracos (com uma diferença de potência de 30dB) são dispostos separadamente
33. Se os dispositivos que podem afetar o teste EMC são colocados de acordo com as diretrizes de design ou referindo-se a experiências bem-sucedidas. Por exemplo: O circuito de reset do painel deve estar ligeiramente próximo do botão de reset

34. Componentes sensíveis ao calor (incluindo capacitores dielétricos líquidos e osciladores de cristal) devem ser mantidos o mais longe possível de componentes de alta potência, dissipadores de calor e outras fontes de calor
35. Se o layout atende aos requisitos de design térmico e aos canais de dissipação de calor (implementados de acordo com os documentos de design do processo)

36. A fonte de alimentação do IC está muito longe do IC
37. Se o layout do LDO e dos circuitos circundantes é razoável
38. Se o layout dos circuitos circundantes, como a fonte de alimentação do módulo, é razoável
39. Se o layout geral da fonte de alimentação é razoável

40. Todas as restrições de simulação foram adicionadas corretamente ao Gerenciador de Restrições
41. Se as regras físicas e elétricas estão corretamente definidas (preste atenção às configurações de restrição da rede de alimentação e da rede de aterramento)
42. Se as configurações de espaçamento de Test Via e Test Pin são suficientes
43. Se a espessura e o esquema da camada laminada atendem aos requisitos de design e processamento
44. As impedâncias de todas as linhas diferenciais com requisitos de impedância característica foram calculadas e controladas por regras

45. Os traços do circuito digital e do circuito analógico foram separados? O fluxo de sinal é razoável
46. Se A/D, D/A e circuitos semelhantes dividem o aterramento, as linhas de sinal entre os circuitos partem dos pontos de ponte entre os dois locais (exceto para as linhas diferenciais)?
47. As linhas de sinal que devem cruzar as lacunas entre as fontes de alimentação devem se referir ao plano de aterramento completo.
48. Se o zoneamento de design de estrato sem divisão for adotado, é necessário garantir que os sinais digitais e os sinais analógicos sejam roteados separadamente.

49. Se a impedância de cada camada da linha de sinal de alta velocidade é consistente
50. As linhas de sinal diferenciais de alta velocidade e linhas de sinal semelhantes são de igual comprimento, simétricas e paralelas entre si?
51. Certifique-se de que a linha de clock se mova o mais para dentro possível
52. Confirme se a linha de clock, linha de alta velocidade, linha de reset e outras linhas de forte radiação ou sensíveis foram dispostas o máximo possível de acordo com o princípio 3W
53. Não há pontos de teste bifurcados em clocks, interrupções, sinais de reset, Ethernet de 100M/gigabit e sinais de alta velocidade?
54. Os sinais de baixo nível, como sinais LVDS e TTL/CMOS, são satisfeitos o máximo possível com 10H (H é a altura da linha de sinal do plano de referência)?
55. As linhas de clock e as linhas de sinal de alta velocidade evitam passar por áreas densas de furos passantes e furos passantes ou roteamento entre os pinos dos dispositivos?
56. A linha de clock atendeu aos requisitos (restrição SI)? (O traço do sinal de clock alcançou menos vias, traços mais curtos e planos de referência contínuos? O plano de referência principal deve ser GND o máximo possível?) Se a camada do plano de referência principal GND for alterada durante a estratificação, há uma via GND dentro de 200mil da via? Se o plano de referência principal de diferentes níveis for alterado durante a estratificação, há um capacitor de desacoplamento dentro de 200mil da via?
57. Se os pares diferenciais, linhas de sinal de alta velocidade e vários tipos de barramentos atenderam aos requisitos (restrição SI)

58. Para o oscilador de cristal, uma camada de aterramento é colocada sob ele? A linha de sinal foi evitada cruzando entre os pinos do dispositivo? Para dispositivos sensíveis de alta velocidade, é possível evitar que as linhas de sinal passem pelos pinos dos dispositivos?
59. Não deve haver ângulos agudos ou ângulos retos no caminho do sinal de placa única (geralmente, deve fazer curvas contínuas em um ângulo de 135 graus. Para linhas de sinal de RF, é melhor usar folha de cobre em forma de arco ou chanfrada calculada).
60. Para placas de dupla face, verifique se as linhas de sinal de alta velocidade são roteadas próximas aos seus fios de aterramento de retorno. Para placas multicamadas, verifique se as linhas de sinal de alta velocidade são roteadas o mais próximo possível do plano de aterramento

Para as duas camadas adjacentes de traços de sinal, tente rastreá-los verticalmente o máximo possível

62. Evite que as linhas de sinal passem por módulos de alimentação, indutores de modo comum, transformadores e filtros
63. Tente evitar o roteamento paralelo de longa distância de sinais de alta velocidade na mesma camada
64. Existem vias de blindagem na borda da placa onde o aterramento digital, o aterramento analógico e o aterramento protegido são divididos? Vários planos de aterramento são conectados por vias? A distância do furo passante é menor que 1/20 do comprimento de onda do sinal de frequência mais alta?
65. O traço do sinal correspondente ao dispositivo de supressão de surto é curto e espesso na camada superficial?
66. Confirme que não há ilhas isoladas na fonte de alimentação e no estrato, não há ranhuras excessivamente grandes, não há rachaduras longas na superfície do aterramento causadas por placas de isolamento de furos passantes excessivamente grandes ou densas e não há tiras finas ou canais estreitos
67. As vias de aterramento (pelo menos dois planos de aterramento são necessários) foram colocadas em áreas onde as linhas de sinal cruzam mais andares?

68. Se o plano de alimentação/aterramento for dividido, tente evitar o cruzamento de sinais de alta velocidade no plano de referência dividido.
69. Confirme que a fonte de alimentação e o aterramento podem transportar corrente suficiente. Se o número de vias atende aos requisitos de suporte de carga. (Método de estimativa: Quando a espessura do cobre externo é 1oz, a largura da linha é 1A/mm; quando a camada interna é 0,5A/mm, a corrente da linha curta é dobrada.)
70. Para fontes de alimentação com requisitos especiais, o requisito de queda de tensão foi atendido
71. Para reduzir o efeito de radiação de borda do plano, o princípio de 20 horas deve ser satisfeito o máximo possível entre a camada da fonte de alimentação e o estrato. Se as condições permitirem, quanto mais a camada de alimentação for recuada, melhor.
72. Se houver uma divisão de aterramento, o aterramento dividido não forma um loop?
73. Os diferentes planos de alimentação de camadas adjacentes evitaram a colocação sobreposta?
74. O isolamento do aterramento de proteção, aterramento -48V e GND é maior que 2 mm?
75. A área de -48V é apenas um refluxo de sinal de -48V e não está conectada a outras áreas? Se não puder ser feito, explique o motivo na coluna de observações.
76. Um aterramento de proteção de 10 a 20 mm é colocado próximo ao painel com o conector, e as camadas são conectadas por fileiras duplas de furos intercalados?
77. A distância entre a linha de alimentação e outras linhas de sinal atende aos regulamentos de segurança?

Sob dispositivos de invólucro metálico e dispositivos de dissipação de calor, não deve haver traços, folhas de cobre ou vias que possam causar curtos-circuitos

Não deve haver traços, folhas de cobre ou furos passantes ao redor dos parafusos de instalação ou arruelas que possam causar curtos-circuitos

80. Há alguma fiação nas posições reservadas nos requisitos de design

A distância entre a camada interna do furo não metálico e o circuito e a folha de cobre deve ser maior que 0,5 mm (20 mil), e a camada externa deve ser 0,3 mm (12 mil). A distância entre a camada interna do furo do eixo da chave de extração de placa única e o circuito e a folha de cobre deve ser maior que 2 mm (80 mil).

82. A folha de cobre e o fio para a borda da placa são recomendados para serem maiores que 2 mm e pelo menos 0,5 mm
83. A pele de cobre do estrato interno está a 1 a 2 mm da borda da placa, com um mínimo de 0,5 mm

Para componentes CHIP (pacotes 0805 e inferiores) com duas montagens de almofadas, como resistores e capacitores, as linhas impressas conectadas à almofada devem ser preferencialmente retiradas simetricamente do centro da almofada, e as linhas impressas conectadas à almofada devem ter a mesma largura. Este regulamento não precisa ser considerado para linhas de chumbo com largura inferior a 0,3 mm (12 mil)

85. Para as almofadas conectadas à linha de impressão mais larga, é melhor passar por uma linha de impressão estreita no meio? (Pacotes 0805 e inferiores)
86. Os circuitos devem ser retirados de ambas as extremidades das almofadas de dispositivos como SOIC, PLCC, QFP e SOT o máximo possível

87. Verifique se o número do bit do dispositivo está faltando e se a posição pode identificar corretamente o dispositivo
88. Se o número do bit do dispositivo está em conformidade com os requisitos padrão da empresa
89. Confirme a correção da sequência de organização dos pinos do dispositivo, a marcação do pino 1, a marcação de polaridade do dispositivo e a marcação de direção do conector
90. Se as marcações de direção de inserção da placa principal e da subplaca correspondem
91. O painel traseiro marcou corretamente o nome do slot, o número do slot, o nome da porta e a direção da bainha
92. Confirme se a adição de impressão serigráfica conforme exigido pelo design está correta
93. Confirme que as etiquetas antiestáticas e de placa de RF foram colocadas (para uso de placa de RF).

94. Confirme se o código da PCB está correto e em conformidade com as especificações da empresa
95. Confirme se a posição e a camada do código da PCB da placa única estão corretas (deve estar no canto superior esquerdo do lado A, a camada de serigrafia).
96. Confirme se a posição e a camada de codificação da PCB do painel traseiro estão corretas (deve estar no canto superior direito de B, com a superfície externa da folha de cobre).
97. Confirme que existe uma área de marcação de serigrafia branca impressa a laser de código de barras
98. Confirme que não há fios ou furos passantes maiores que 0,5 mm sob a estrutura do código de barras
99. Confirme que, dentro de uma faixa de 20 mm fora da área de serigrafia branca do código de barras, não deve haver componentes com uma altura superior a 25 mm

100. Na superfície de soldagem por refluxo, as vias não podem ser projetadas nas almofadas. A distância entre a via normalmente aberta e a almofada deve ser maior que 0,5 mm (20 mil), e a distância entre a via coberta com óleo verde e a almofada deve ser maior que 0,1 mm (4 mil). Método: Abra o Mesmo Net DRC, verifique o DRC e, em seguida, feche o Mesmo Net DRC.
101. A organização das vias não deve ser muito densa para evitar fraturas em larga escala da fonte de alimentação e do plano de aterramento
102. O diâmetro do furo passante para perfuração é preferencialmente não inferior a 1/10 da espessura da placa

103. A taxa de implantação do dispositivo é de 100%? A taxa de condução é de 100%? (Se não atingir 100%, precisa ser observado nas observações.)
104. A linha pendurada foi ajustada ao mínimo? As linhas penduradas restantes foram confirmadas uma a uma.
105. As questões de processo relatadas pelo departamento de Processo foram cuidadosamente verificadas

106. Para grandes áreas de folha de cobre na parte superior e inferior, a menos que haja requisitos especiais, o cobre da grade deve ser aplicado [use malha diagonal para placas únicas e malha ortogonal para painéis traseiros, com uma largura de linha de 0,3 mm (12 mil) e um espaçamento de 0,5 mm (20 mil].
107. Para almofadas de componentes com grandes áreas de folha de cobre, elas devem ser projetadas como almofadas padronizadas para evitar soldagem falsa. Quando houver um requisito de corrente, primeiro considere alargar as nervuras da almofada de flor e, em seguida, considere a conexão total

Quando a distribuição de cobre em larga escala for realizada, é aconselhável evitar o cobre morto (ilhas isoladas) sem conexões de rede o máximo possível.

109. Para folha de cobre de grande área, também é necessário prestar atenção se existem conexões ilegais ou DRC não relatados

110. Existem pontos de teste suficientes para várias fontes de alimentação e aterramento (pelo menos um ponto de teste para cada corrente de 2A)?
111. É confirmado que todas as redes sem pontos de teste foram confirmadas como simplificadas
112. Confirme que nenhum ponto de teste foi definido nos plugins que não foram instalados durante a produção
113. O Test Via e o Test Pin foram corrigidos? (Aplicável à placa modificada onde o leito do pino de teste permanece inalterado)

114. A Regra de Espaçamento de Test via e Test pin deve primeiro ser definida para a distância recomendada para verificar o DRC. Se o DRC ainda existir, a configuração de distância mínima deve ser usada para verificar o DRC
115. Abra a configuração de restrição para o estado aberto, atualize o DRC e verifique se há erros proibidos no DRC
116. Confirme que o DRC foi ajustado ao mínimo. Para aqueles que não podem eliminar o DRC, confirme um por um.

117. Confirme que a superfície da PCB com componentes de montagem em superfície já possui símbolos de posicionamento óptico
118. Confirme que os símbolos de posicionamento óptico não são em relevo (serigrafados e roteados por folha de cobre).
119. O fundo dos pontos de posicionamento óptico deve ser o mesmo. Confirme que o centro dos pontos ópticos usados em toda a placa está a ≥5mm da borda
120. Confirme que o símbolo de referência de posicionamento óptico de toda a placa recebeu valores de coordenadas (é recomendável colocar o símbolo de referência de posicionamento óptico na forma de um dispositivo), e é um valor inteiro em milímetros.

Para ics com uma distância central do pino inferior a 0,5 mm e dispositivos BGA com uma distância central inferior a 0,8 mm (31 mil), os pontos de posicionamento óptico devem ser definidos próximos à diagonal dos componentes